

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06068246 A

(43) Date of publication of application: 11 . 03 . 94

(51) Int. CI

G06F 15/66 G06F 3/153 G09G 5/36 H04N 1/393

(21) Application number: 04224127

(22) Date of filing: 24 . 08 . 92

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

KAJIWARA SHIGEHIRO


(54) BINARY IMAGE EXPANDING/REDUCING DEVICE

(57) Abstract:

PURPOSE: To make it possible to obtain input n dots by a cycle at the time of reducing and output n dots by a cycle at the time of expanding by using a one-system DDA(digital differential analyzer), regarding a device performing the batch processing of the expansion/reduction of binary image by n-dot unit in a main scanning direction.

CONSTITUTION: This device is provided with a DDA 10 generating and outputting a signal (CARNUM) showing a dot number (a) necessary to obtain output n dots at the time of expanding and an output dot number (a) which is obtained from input n dots at the time of reducing and a mapping processing circuit 20 performing the mapping of a:n at the time of an expanding processing mode and the mapping of n:a at the time of a reduction processing mode in accordance with the output (CARNUM) of this DDA 10 and performing the expanding/reducting of n dot at one time, to perform the batch processing of binary image data to be the object of expanding/reducing processings by n dots in the scanning direction.

COPYRIGHT: (C)1994,JPO&Japio



Augus 15, 2000

1/5/1

DIALOG(R) File 351: DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

009841769 **Image available**
WPI Acc No: 1994-121625/199415

XRPX Acc No: N94-095242

Two-value image expansion and reduction device for facsimile or electronic filing - has digital differential analyser by which input N dots are obtained in one cycle in reduction, and output N dots are obtained in one cycle in expansion NoAbstract

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 6068246 A 19940311 JP 92224127 A 19920824 199415 B

Priority Applications (No Type Date): JP 92224127 A 19920824 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes JP 6068246 A 10 G06F-015/66

Abstract (Basic): JP 6068246 A . Dwg.1/13

Title Terms: TWO; VALUE; IMAGE; EXPAND; REDUCE; DEVICE; FACSIMILE; ELECTRONIC; FILE; DIGITAL; DIFFERENTIAL; ANALYSE; INPUT; N; DOT; OBTAIN; ONE; CYCLE; REDUCE; OUTPUT; N; DOT; OBTAIN; ONE; CYCLE; EXPAND; NOABSTRACT

Derwent Class: P85; T01; W02

International Patent Class (Main): G06F-015/66

International Patent Class (Additional): G06F-003/153; G09G-005/36;

H04N-001/393

File Segment: EPI; EngPI

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頗公開番号

特開平6-68246

(43)公開日 平成6年(1994)3月11日

(51)Int.Cl. ⁵ G 0 6 F	15/66	識別記号 355 C	庁内整理番号 8420-5L	FI	技術表示箇所	i
	3/153	-320 H	71 6 5-5B			
G 0 9 G	5/36		9177-5G			
H04N	1/393		4226-5C			

審査請求 未請求 請求項の数2(全 10 頁)

(74)代理人 弁理士 鈴江 武彦


(21)出與番号	符與平4—224127	(71)出闕人	000003078
•			株式会社東芝
(22)出願日	平成4年(1992)8月24日		神奈川県川崎市幸区堀川町72番地
	•	(72)発明者	梶原 茂弘
			東京都青梅市末広町2丁目9番地 株式会
			补東芝青梅工場内

(54)【発明の名称】 二値イメージ拡大縮小装置

(57)【要約】

【目的】本発明は、二値イメージの拡大・縮小を主走査 方向に n ドット単位で一括処理するもので、1 系統のD D A を用い、縮小時に入力 n ドットを1 サイクルで、拡 大時に出力 n ドットを1 サイクルで得ることを特徴とす る。

【構成】拡大・縮小処理の対象となる二値イメージデータを走査方向に n ドットずつまとめて処理を行なうため、拡大時は出力 n ドットを得るのに必要なドット数 a、縮小時は入力 n ドットから得られる出力ドット数 a を示す信号(CARNUM)を生成し出力するDDA10と、このDDA10の出力(CARNUM)に従い、拡大処理モード時は a:n、縮小処理モード時は n:a の写像を行ない、拡大・縮小を n ドットー度に処理する写像処理回路 20とを具備してなることを特徴とする。



【特許請求の範囲】

【請求項1】 処理対象となる二値イメージデータを n ドット単位で拡大縮小処理する装置であって、拡大時に出力 n ドットを得るのに必要なドット数 a を算出し、縮小時に入力 n ドットから得られる出力ドット数 a を算出する手段と、拡大時に a : n の写像処理を行ない、縮小時に n : a の写像処理を行なう手段とを具備してなることを特徴とする二値イメージ拡大縮小装置。

【請求項2】 二値イメージの拡大・縮小を主走査方向 にnドット単位で一括処理する装置であって、

入力画像の主走査方向のドット数をM、出力画像の主走査方向のドット数をNとしたとき、拡大時のスケール値をM/N、縮小時のスケール値をN/Mとして、上記スケール値をn倍した整数部の値を上位スケール値として保持する第1の保持手段と、

上記スケール値をn倍した少数部の値を下位スケール値として保持する第2の保持手段と、

上記第2の保持手段に保持された下位スケール値を累積 加算する第1の加算手段と、上記第1の加算結果値を保 持する第3の保持手段と、

上記第1の保持手段に保持された上位スケール値と上記第1の加算手段の桁あふれを加算する第2の加算手段 と、

上記第2の加算手段の結果値を累積加算する第3の加算 手段と、

上記第2の加算手段の結果値に相当するドット数を入力 ドットnから選択し縮小処理する第1の写像手段と、

上記第2の加算手段の結果値に相当する入力ドットを出力ドットnに拡大処理する第2の写像手段と、

縮小処理時に上記第1の写像手段の出力を選択し、拡大 30 処理時に上記第2の写像手段の出力を選択する手段とを 具備し、二値イメージの拡大時はnドット単位で出力データを得、縮小時はnドットの入力を一度に縮小処理することを特徴とする二値イメージ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は二値イメージを扱う、例えばファクシミリ装置、電子ファイリング装置等に於いて、イメージの拡大・縮小、密度変換等の処理を行なう処理機能部に適用される二値イメージ処理装置に関す 40 る。

[0002]

【従来の技術】二値イメージの拡大・縮小処理に於いて、任意倍数の拡大・縮小処理を行なう際、図10に示すDDA (Digital Differential Analaizer) を用い、そのキャリー (CARRY) 出力を利用する。

【0003】例えば間引き縮小処理の場合は、入力1ドットにつきDDAを1回動作させ、図11に示すように、CARRYが"1"のときの入力を有効として出力することにより、間引き縮小が実現できる。

【0004】又、オア(OR)縮小処理の場合は、図1 2に示すように、CARRYが"1"となった次の入力 ドットから再びCARRYが"1"となったときまでの 入力ドットをORすることにより、OR縮小が実現でき る。

【0005】又、拡大処理の場合は、図13に示すように、CARRYが"1"となった次のサイクルから再びCARRYが"1"になるまでの間、入力ドットを複写することにより、任意倍率の拡大が実現できる。

10 【0006】上記処理に於いて、DDAに設定する値は、例えば入力64ドットを30ドットに縮小する場合を例にとると、入力画像の主走査方向のドット数をM、出力画像の主走査方向のドット数をNとしたとき、M=64,N=30とし、逆に入力30ドットを出力64ドットに拡大する場合もM=64,N=30として、以下のように決定する。DDAの初期値=N*10000HをMで割った剰り

DDAのスケール値=N*10000H/M で求め、図10に示すような回路で処理する。この例で は、

N = 1 EH (30)

20

M = 40 H (64)

であることから

DDAの初期値=modulo (1EH*10000H/40H) = 0000H

DDAのスケール値=1EH*10000H/40H=7800H

とし、図10に示す累積加算用レジスタ01に初期値、 スケールレジスタ02にスケール値をそれぞれ設定す

【0007】そして上記レジスタ01に、入力1ドット毎にクロック(CLOCK)を入力すると、加算器 (A) 03のアダー出力とキャリー(CARRY)出力は以下のように変化する。

	回数	アダー出力	CARRY出力
	1	7800H	0
	2	FOOOH	0
	3	6800H	1
	4	E 0 0 0 H	0
0	5	5800H	. 1
	6	D000H	0 .
	7	4800H	1
	8	C000H	0
	9	3 8 0 0 H	1
		A 211	

以下これを繰り返す。

50

【0008】上記したようなDDAを用いた拡大縮小方式は、入出力イメージの大きさを表現するだけの精度 (ビット数)をDDAにもたせることにより、所望する 任意の拡大・縮小処理を誤差無く行なうことができる。 【0009】 -3

【発明が解決しようとする課題】しかしながら上記した 従来の拡大・縮小処理手段に於いては、入力イメージ1 ドット毎に(1 ドット単位で)しか処理が行なえず、処 理速度の面で問題があった。

【0010】本発明は上記実情に鑑みなされたもので、 1系統のDDAを用いて、縮小時は入力nドットを1サイクルで、拡大時は出力nドットを1サイクルで得ることができ、これにより上記した従来の方式に比べn倍の 速度で処理が可能な二値イメージ拡大縮小装置を提供することを目的とする。

[0011]

【課題を解決するための手段】本発明は、拡大縮小の処理単位 nを2のx乗としたとき、スケール値をxビット上位にシフトさせたDDA(図2参照)を用意することにより、その最上位x+1ビットに現れる数が、そのサイクルで、縮小であれば何ドット出力するか、拡大であれば何ドット入力として処理するかを示している点に着目したもので、このDDAの出力(CARNUM)を用いた、入力nドットから間引き縮小を行なう場合の写像を図3に示し、OR縮小を行なう場合の写像を図4に示し、出力nドットを得るための写像を図5に示す。このDDAの出力(CARNUM)を用いた写像処理により拡大・縮小をnドット一度に実行できる。

【0012】即ち、本発明は、二値イメージの拡大・縮 小を主走査方向にnドット単位で一括処理する場合に於 いて、入力画像の主走査方向のドット数がM(例えば6 4)、出力画像の主走査方向のドット数がN(例えば3 0)であるとし、拡大時にはスケール値をM/N、縮小 時にはスケール値をN/Mと定義したとき、上記スケー ル値をn倍した値の整数部の値を上位スケール値として 保持する第1の保持手段(図2に示すスケール上位レジ スタ12A)と、スケール値をn倍した値の少数部の下 位スケール値として保持する第2の保持手段(図2に示 すスケール下位レジスタ12B)と、上記第2の保持手 段に保持された下位スケールを累積加算する第1の加算 手段(図2に示す第1の加算器13)、及びその結果を 保持する第3の保持手段(図2に示すレジスタ11) と、上記第1の保持手段に保持された上位スケール値と 上記第1の加算手段の桁あふれを加算する第2の加算手 段(図2に示す第2の加算器14)と、上記第2の加算 手段の結果を累積加算する第3の加算手段(図2に示す 入出力タイミング回路15)と、上記第2の加算手段の 結果に相当するドット数を入力nドットから選択する第 1の写像手段(図3に示す写像処理回路20a)と、上 記第2の加算手段の結果に相当する入力ドットから出力 nドットに変換する第2の写像手段(図5に示す写像処 理回路20b)と、イメージ縮小時には上記第1の写像 手段の出力を選択し、拡大時には上記第2の写像手段の 出力を選択する手段(処理モード指定信号MS)とを具 備し、二値イメージの拡大時は出力 n ドットを、縮小時 50 には入力nドットを一度に処理することを特徴とする。 尚、図3乃至図5に於いては、n=8とし、主走査が左 から右に行なわれるものとし、画素8ドットのうち、ビ ット7を左に、ビット0を右に配置するものとして記述

[0013]

してある。

【作用】図1及び図2に示すDDA10は、拡大・縮小処理の対象となる二値イメージデータを走査方向にn(=8)ドットずつまとめて処理を行なうため、拡大時は出力nドットを得るのに必要なドット数a、縮小時は入力nドットから得られる出力ドット数aを得る(=CARNUM)。図1、及び図3,図5に示す写像処理回路20(20a,20b)は、上記DDA10の出力(CARNUM)を用いて、拡大処理モード時はa:n、縮小処理モード時はn:aの写像(図3乃至図5参照)を行ない、拡大・縮小をnドット一度に処理する。これにより上述した従来技術の方式に比べてn倍(この例では8倍)の速度で二値イメージの拡大縮小処理が実行できる。

0 [0014]

【実施例】以下図面を参照して本発明の一実施例を説明 する。図1は本発明の一実施例による装置の構成を示す ブロック図である。

【0015】図1に於いて、10は拡大縮小倍率に従う設定値(スケール値)をもとに、拡大処理モード時は出力 n ドットを得るのに必要なドット数、縮小処理モード時は入力 n ドットから得られる出力ドット数を示す4ビットの信号(CARNUM)を生成するDDAであり、その具体的な回路構成は図2に示される。

【0016】20は上記DDA10の出力(CARNUM)と、外部より与えられる処理モード指定信号MSとに従い、処理対象となる入力イメージデータをnドット(8ドット)を処理単位として、写像処理する写像処理回路であり、その具体的な処理例は図3乃至図5に示される。

【0017】30は縮小処理に於いて、写像により縮小されたデータを8ビット単位に揃えるための8ビット詰込み回路であり、15ビットのレジスタを用いて構成されるもので、その上詰め処理例は図7に示される。図2は上記図1に示す実施例の一構成要素をなすDDA10の構成を示すブロック図である。

【0018】図2に於いて、11はスケール下位の累積 加算値が保持されるレジスタであり、加算器(A)13のキャリー(CARRY)を除く出力をクロック(CLOCK)入力に伴ってロードする。動作開始時は「0」が設定されている。

【0019】12Aはスケール値の最上位3ビットの値が設定されるスケール上位レジスタであり、ここでは上記したように、7800Hの最上位3ビットの「3」が設定される。

10

40

5

【0020】12Bはスケール値の下位13ビットの値が設定されるスケール下位レジスタであり、ここでは上記したように、7800Hの下位13ビットの1800Hが設定される。

【0021】 13はレジスタ11に保持された値と、スケール下位レジスタ12Bに保持された値とを加算する第1の加算器(A)であり、桁上りが生じたとき、キャリー(CARRY="1")が出力される。

【0022】14はスケール上位レジスタ12Aに保持された値と加算器(A)13のキャリー(CARRY)出力とを加算する第2の加算器(A)であり、スケール上位の値(0~7)に、加算器(A)13のキャリー(CARRY)出力(1又は0)を加算する。加算結果は桁上りを含み4ビットとなる。

【0023】15は加算器14の出力(4ビット)のうち、最上位ビットを除く3ビットを累積加算して、そのキャリー(CARRY)出力(= "1")を入出力タイミング信号(TM)として出力する入出力タイミング回路であり、縮小処理モードの際は出力データが8ビット揃ったことを指示し、拡大処理モードの際は処理対象となる次の入力データの読込みを指示する。

【0024】図3乃至図5はそれぞれ上記図1に示す写像処理回路20の具体的な処理機能例を示す図であり、図3は間引き縮小処理の際の写像例、図4はOR縮小処理の際の写像例、図5は拡大処理の際の写像例をそれぞれ示す。尚、ここでは、写像処理回路20が、ROMまたは組み合わせゲート回路(GA)で実現され、その回路機能のうち、縮小処理の機能部に符号20a、拡大処理の機能部に符号20bを付してそれぞれ図3(a)、図5(a)に示している。

【0025】図6乃至図9はそれぞれ上記実施例の動作説明図であり、図6及び図7は縮小処理の動作説明図、図8及び図9は拡大処理の動作説明図である。尚、図中のI00, I01, I02, I03, I04, …は、連続するデータのビット(ドット)配列順を表わしている。又、図7に於いて、b0 …b7 …b14は8ビット詰込み回路30の構成要素をなす15ビット構成のバレルシフタのビット対応を示す。ここで図1乃至図9を参照して本発明の一実施例に於ける動作を説明する。先ず図1、図2、図3、図6、及び図7を参照して間引き縮小処理動作を説明する。

【0026】ここでは、64ドットの入力を48%縮小して30ドットにする場合を例にしているので、スケール値=7800H、初期値=0000Hであり、従ってスケール上位レジスタ12Aには7800Hの最上位3ビットの「3」が設定され、スケール下位レジスタ12Bには7800Hの下位13ビットの1800Hが設定される。又、レジスタ11には初期値として「0」が設定される。上記各初期設定の後、入力画素に対する縮小倍率に従う間引き処理のための間引きパターンの生成処50

理が開始される。

【0027】この処理は、入力画素が8ドット単位で到来する毎に、レジスタ11の値(初期値=0)とスケール下位レジスタ12Bの値(1800H)が加算器13により加算されてレジスタ11にその累積加算値が貯えられる。この際、桁上りがあるとキャリー(CARRY)出力端に"1"が出力される。

【0028】即ち、最初の(1回目の)処理サイクルでは、図6に示すように、DDA10の出力(CARNUM)が「3」であることから、図3に示すように、処理対象となる入力データBXI(7~0)のうち、BXI3(図6,図7=I03),BXI5(図6,図7=I05),BXI7(図6,図7=I07)の計3ピットが写像出力データBXR(7,6,5)として出力される。この写像出力は8ピット詰込み回路30により上詰めされる。

【0029】次の(2回目の)処理サイクルでは、図6に示すように、DDA10の出力(CARNUM)が「4」であることから、図3に示すように、処理対象となる入力データBXI(7~0)のうち、BXI1(図6,図7=I09),BXI3(図6,図7=I11),BXI5(図6,図7=I13),BXI7(図6,図7=I15)の計4ビットが写像出力データBXR(7,6,5,4)として出力される。この写像出力は、図7に示すように、前回の出力(3ビット)に続いて8ビット詰込み回路30により上詰めされる。

【0030】次の(3回目の)処理サイクルも、DDA 10の出力(CARNUM)が「4」であることから、図3に示すように、処理対象となる入力データBXI (7~0)のうち、BXI 1(図6,図7=I17),BXI 3(図6,図7=I19),BXI 5(図6,図7=I21),BXI 7(図6,図7=I23)の計4ビットが写像出力データBXR(7,6,5,4)として出力される。

【0031】この写像出力は、図7に示すように、前回の出力(3ビット+4ビット)に続いて8ビット詰込み回路30により上詰めされるが、この際は、既に7ビットが上詰めされており、従って既に上詰めされた7ビットに上記BXI1(図6,図7=I17)が上詰めされることで間引きにより縮小された8ビットのデータが揃う。

【0032】この3回目の処理サイクルでは、入出力タイミング回路15の加算器より発生したキャリー (CARRY)が入出力タイミング信号 (TM) として外部に出力され、間引き処理されたデータが8ビット揃ったことが外部に指示される。

【0033】このような、1サイクルにつき入力8ドットを同時並行処理する間引き縮小処理が順次繰り返し実行され、結果として、図11に示すように、64ドットの入力イメージデータが30ドットに間引き処理され、

7

48%の縮小処理が行なわれる。

【0034】又、OR縮小の場合は、図4に示すように、DDA10の出力(CARNUM)が「3」であるとき、処理対象となる入力データBXI(7~0)のうち、ビットBXI0,BXI1のオア(OR)演算結果が写像出力データBXR(7~0)のビットBXR5の出力となり、ビットBXI2,BXI3,BXI4のオア(OR)演算結果が写像出力データBXR(7~0)のビットBXR6の出力となり、ビットBXI5,BXI6,BXI7のオア(OR)演算結果が写像出力デー10タBXR(7~0)のビットBXR7の出力となる。

【0035】このような入力データのオア(OR)演算結果が写像出力データとなることを除いて上記間引き処理による縮小処理と同様の処理が行なわれ、1サイクルで入力8ドットを同時並行処理できる。

【0036】次に図1、図2、図5、図8、及び図9を参照して本発明の実施例に於ける、1サイクルで8ドットの出力を得る二値イメージの拡大処理動作について説明する。

【0037】この拡大処理では、拡大処理対象となるデータが、15ビットのバレルシフタを介し、図9に示すように、DDA10の出力(CARNUM)に従うビット数を処理単位に写像処理回路20に与えられる。

【0038】ここでは、30ドットの入力を64ドットに拡大する場合を例にしているので、上記した縮小処理の場合と同様に、スケール値=7800H、初期値=0000Hであり、従ってスケール上位レジスタ12Aには7800Hの最上位3ビットの「3」が設定され、スケール下位レジスタ12Bには7800Hの下位13ビットの1800Hが設定される。又、レジスタ11には初期値として「0」が設定される。

【0039】この際の動作は、最初の(1回目の)処理サイクルで、図8に示すように、DDA10の出力(CARNUM)が「3」であることから、図5に示すように、BXI7(図8,図9=I00),BXI6(図8,図9=I01),BXI5(図8,図9=I02)の3ビットが拡大処理対象として写像処理回路20(図5の20b)に供給される。

【0040】この3ビットのデータのうち、BXI7 (図8, 図9=I00)が写像出力ビットBXR7, BX R6, BXR5に反映され、BXI6(図8, 図9=I 01)が写像出力ビットBXR4, BXR3, BXR2に 反映され、BXI5(図8, 図9=I02)が写像出力ビットBXR1, BXR0に反映(拡大)される。

【0041】即ち、8ビットの写像出力データBXR (7~0)のうち、ビットBXR7,BXR6,BXR 5には入力ビットBXI7(図8,図9=I00)が反映 され、ビットBXR4,BXR3,BXR2には入力ビットBXI6(図8,図9=I01)が反映され、ビット BXR1,BXR0には入力ビットBXI5(図8,図50 9 = I02) が反映されて、3 ビットの入力データが8 ビットに拡大される。

【0042】次回(2回目の)処理サイクルでは、図8に示すように、DDA10の出力(CARNUM)が「4」であることから、図5に示すように、BXI7(図8,図9=I03),BXI6(図8,図9=I04),BXI5(図8,図9=I05),BXI4(図8,図9=I06)の4ビットが拡大処理対象として写像処理回路20(図5の20b)に供給される。

【0043】この際は、8ビットの写像出力データBXR(7~0)のうち、ビットBXR7,BXR6に入力ビットBXI7(図8,図9=I03)が反映され、ビットBXR5,BXR4,に入力ビットBXI6(図8,図9=I04)が反映され、ビットBXR3,BXR2に入力ビットBXI5(図8,図9=I05)が反映され、ビットBXR1,BXR0に入力ビットBXI4(図8,図9=I06)が反映されて、4ビットの入力データが8ビットに拡大される。

【0044】このような、DDA10の出力(CARNUM)に従う入力ビット単位で1サイクルにつき出力8ドットを得る拡大処理が順次繰り返し実行され、結果として、図13に示すように、30ドットの入力イメージデータが64ドットに拡大処理される。

【0045】上記した実施例に於いては、二値イメージの拡大時に1サイクルで出力8ドットを得ることができ、又、縮小時に1サイクルで入力8ドットを処理することができる。即ちこの実施例によれば従来技術の例で述べた方式に比し8倍の速度で拡大縮小処理が実行できる。

【0046】尚、上記した本発明の実施例では、64/30ドットの拡大縮小処理を8ビットを単位に実行する構成を例にとったが、これに限らず、拡大縮小ドット、処理単位等であっも適用でき、入出力イメージの大きさを表現するだけの精度(ビット数)をDDAにもたせることにより、所望する任意の拡大・縮小処理を誤差無く行なうことができる。

[0047]

【発明の効果】以上詳記したように本発明によれば、1 系統のDDAを用いて、縮小時は入力nドットを1サイ クルで、拡大時は出力nドットを1サイクルで得ることができ、これにより上記した従来の方式に比べn倍の速度で処理が可能な二値イメージ拡大縮小装置が提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例による装置の構成を示すブロック図。

【図2】図1に於けるDDAの構成を示すブロック図。

【図3】図1に示す写像処理回路に於ける間引き縮小処理の写像例を示す図。

【図4】図1に示す写像処理回路に於けるオア(〇R)

В

9

縮小処理の写像例を示す図。

【図5】図1に示す写像処理回路に於ける拡大処理の写像例を示す図。

【図6】図1の実施例に於ける縮小処理の動作説明図。

【図7】図1の実施例に於ける縮小処理の動作説明図。

【図8】図1の実施例に於ける拡大処理の動作説明図。

【図9】図1の実施例に於ける拡大処理の動作説明図。

【図10】従来のDDAの構成を示すブロック図。

【図11】DDAを用いた間引き縮小処理の動作説明 図。


【図12】DDAを用いたオア(OR)縮小処理の動作

説明図。

【図13】DDAを用いた拡大処理の動作説明図。 【符号の説明】

10…DDA (Digital Differential Analaizer)、1 1…スケール下位の累積加算値を保持するレジスタ、1 2A…スケール上位レジスタ、12B…スケール下位レ ジスタ、13…第1の加算器 (A)、14…第2の加算 器(A)、15…入出力タイミング回路、20(20 a,20b)…写像処理回路、30…8ビット詰込み回 10路。

【図1】




【図4】

BXI	7	6	5	4	3	2	1	0	(写像の入力)
CARNUM= 0	7	7	7	7	7	7	7	7	
1	7	7	7	7	7	7	7	7	(写像の出力)
2	7	7	7	7	6	6	6	6	
3	7	7	7	6	6	6	5	5	
4	7	7	6	6	5	5	4	4	
5	7	7	6	6	5	4	4	3	
6	7	7	6	5	4	4	3	2	← BXR
7	7	7	6	5	4	3	2	1	
8	7	6	5	4	3	2	1	0	


OR縮小時の写像例

【図12】

入力画素 CARRY 出力画素 [図2]








	BXI	7	6	5	4	3	2	1	0	(写像の入力)
	CARNUM= 0	_ 7	_	_	_	_	_	_	_	(写像の出力)
	2 3	7		8		6 5				(-1-6%-0-14-53)
(b)	4 5	7		6 6		5 5	4	4	3	
	6 7	7		6 6	5 5	4	3	3 2	2	← BXR
	8	7	6	5	4	3	2	1	0	

間引き縮小時の写像例

[図5]




	BXR	7	6	5	4	3	2	1	0	(写像の入力)
(b)	CARNUM 0 1 2 3 4 5 6 7 8	777777	7 7 7 7 7 7 7 7	7 7 7 7 6 6 6 6 5	7 7 7 6 6 6 5 5	7 7 6 6 5 5 4 4 3	7 7 6 6 5 4 4 3	5 4 4 3	7 7 6 5 4 3 2	(写像の出力) ← B X I
			拡	*	時	Ø	星	ク	(6)	


【図6】

	BX17~0	加算器(1)	CARRY	CARNUM	写像	出力	3	
1	100~107	1800H	0	. 3	103	105	107	
	108~115	1000H	1	4	109	111	113	115
ţ	116~123	1000H	1	4	117	119	121	123
	124~131	1000H	1 .	4	125	127	129	131
	132~139	1800H	0	3	135	137	139	
	140~147	1000H	1	4	141	143	145	147
	148~155	1000H	1	4	149	151	153	155
	156~163	1000H	1	4	157	159	161	163
				BXR	→ 7	6	5	4

【図7】




【図10】



【図8】

	BX17~0	加算器(1)	CARRY	CARNUM	写	豫出	カ					
1	100~102	1800H	0	3	100	.100	100	101	101	101	102	102
	103~106	1000H	1	4	103	103	104	104	105	105	106	106
†	107~110	1000H	1	4	107	107	108	108	109	109	110	110
	111~114	1000H	1	4	111	111	112	112	113	113	114	114
	115~117	1800H	0	3	115	115	115	116	116	116	117	117
	118~121	1000H	1	4	118	118	119	119	120	120	121	121
	122~125	1000H	1	4	122	122	123	123	124	124	125	125
	126~129	1000H	1	4	126	126	127	127	128	128	129	129
				BXR	→ 7	6						. 0

【図9】



【図11】

入力画素 C A R R Y 出力画素



【図13】

入力画素 C A R R Y 出力画素